# (19) 世界知的所有権機関 国際事務局



# 

(43) 国際公開日 2004年10月28日 (28.10.2004)

**PCT** 

# (10) 国際公開番号 WO 2004/093118 A1

(51) 国際特許分類7:

H01J 9/44

(21) 国際出願番号:

PCT/JP2004/005284

(22) 国際出願日:

2004年4月14日(14.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-113873 2003年4月18日(18.04.2003)

- (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 *(*米国についてのみ): 山内 成晃 (YA-MAUCHI, Masaaki). 青木 崇 (AOKI, Takashi). 秋山浩二 (AKIYAMA, Koji).
- (74) 代理人: 岩橋 文雄 ,外(IWAHASHI, Fumio et al.); 〒 5718501 大阪府門真市大字門真 1 O O 6 番地 松下電器産業株式会社内 Osaka (JP).


- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

- (54) Title: PLASMA DISPLAY PANEL AGING METHOD AND AGING DEVICE
- (54) 発明の名称: プラズマディスプレイパネルのエージング方法およびエージング装置




200...AGING WAVEFORM GENERATION CIRCUIT 1...PANEL

(57) Abstract: Aging is performed by applying an aging voltage via inductors (301, 401, 302, 402, 303, 403) respectively connected to a data electrode, a scan electrode, and a maintenance electrode. The aging voltage waveform applied to the data electrode has a ringing waveform whose frequency is set to 1/2 to 2(twice) of the frequency of the ringing waveform of the aging voltage waveform applied to the scan electrode. Thus, it is possible to significantly reduce the aging time and perform aging with preferable power efficiency. It is also possible to obtain a desired inductance by adjusting the length of each of the lead lines (401, 402, 403) without using the inductors (301, 302, 303) such as coils.

## (57) 要約:

データ電極、走査電極および維持電極のそれぞれに接続されたインダクタ(301,401,302,402,303,403)を介してエージング電圧を印加することによりエージングを行う際に、データ電極に印加されるエージング電圧波形が有するリンギング波形の周波数が、走査電極に印加されるエージング電圧波形が有するリンギング波形の周波数の1/2倍~2倍の間に設定されていることにより、エージング時間を大幅に短縮し、電力効率の良いエージングを行う。コイルなどのインダクタ(301,302,303)を使用せず各リード線(401,402,403)の長さを調整して所望のインダクタンスを得るようにしても良い。



# 明細書

プラズマディスプレイパネルのエージング方法およびエージング装置

# 5 技術分野

本発明は、プラズマディスプレイパネルの製造工程におけるエージング方法およびエージング装置に関する。

# 背景技術

10 プラズマディスプレイパネル(以下、「PDP」または「パネル」と略記する)は、大画面、かつ薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。PDPの放電方式としてはAC型とDC型とがあり、電極構造としては面放電型と対向放電型とがある。しかし現在は、高精細化に適し、しかも製造の容易なことからAC型かつ面放電型であるAC面放電型PDPが主流となって15 いる。

AC面放電型PDPは、一般に、対向配置された前面基板と背面基板との間に多数の放電セルを形成した構成である。前面基板は、前面ガラス板上に表示電極として走査電極と維持電極とが互いに平行に複数対形成され、それらの表示電極を覆うように誘電体層および保護層が形成される。背面基板は、背面ガラス板上にデータ電極が互いに平行に複数形成され、それらを覆うように誘電体層が形成される。そしてこの誘電体層上にデータ電極と平行に隔壁が複数形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成される。そして、表示電極とデータ電極とが立体交差するように前面基板と背面基板とを対向させて密封し、その内部の放電空間に放電ガスを封入する。

25 このようにして組み立てたPDPは、一般的に放電開始電圧が高く、放電自体 も不安定であるため、パネル製造工程ではエージングを行い、放電特性の均一化、 安定化を図っている。

このようなエージング方法としては、表示電極間、すなわち走査電極 - 維持電極間に、交番電圧として逆位相の矩形波を長時間にわたり印加する方法がとられ

10

15

20

てきたが、エージング時間を短縮するために、たとえばインダクタを介して矩形 波をパネルの走査電極と維持電極に印加する方法(特開平7-226162号公 報参照)や表示電極間に逆位相の矩形波を印加すると共にデータ電極にも維持電極に印加する電圧波形と同相の波形を印加して、表示電極間放電と同時に走査電極・データ電極間放電を積極的に発生させる方法(特開平9-251841号公報、特開2002-231141号公報参照)等が提案されている。

しかしながら上述のエージング方法においても、放電を安定させるまでには10時間程度必要としていた。そのためエージング工程における消費電力は膨大となり、PDPの製造コストを上げる要因の一つとなっていた。また、エージング工程が長時間にわたるため、工場の敷地面積の問題、あるいは空調設備などの製造時の環境等、種々の問題があった。加えて今後のPDPの大画面化、高輝度化、生産量増大にともなって、この問題が今後一層大きくなることは明白である。

本発明は、上記問題点に鑑みてなされたものであり、エージング時間を大幅に 短縮し、かつ電力効率の良いエージング方法およびエージング装置を提供するも のである。

#### 発明の開示

プラズマディスプレイパネルのエージング方法において、走査電極、維持電極、 データ電極のそれぞれに接続されたインダクタを介してエージング電圧を印加す ることによりエージングを行う際に、データ電極に印加されるエージング電圧波 形が有するリンギング波形の周波数が、走査電極に印加されるエージング電圧波 形が有するリンギング波形の周波数の1/2倍~2倍の間に設定されていること を特徴とする。

#### 25 図面の簡単な説明

図1は本発明の実施の形態においてエージングすべきパネルの構造の一例を示す分解斜視図である。

図2は同パネルの電極配列図である。

図3は本発明の実施の形態のエージング方法を用いたエージング装置の構成図



である。

図4は本発明の実施の形態のエージング方法におけるエージング電圧波形図である。

図5は本発明の実施の形態のエージング方法におけるエージング電圧波形の拡 5 大図である。

図6はエージング実験に用いたエージング電圧波形を示す図である。

図7は本発明の実施の形態におけるエージング方法のエージング実験の結果を示す図である。

# 10 発明を実施するための最良の形態

以下、本発明の一実施の形態によるエージング方法について、図面を参照しながら説明する。

#### (実施の形態)

図1は本発明の実施の形態において、エージングすべきパネルの構造の一例を示す分解斜視図である。パネル1は、対向して配置された前面基板2と背面基板3とを有している。前面基板2は、前面ガラス板4上に表示電極としての走査電極5と維持電極6とが互いに平行に対をなして複数対形成されている。そして、これらの走査電極5と維持電極6とを覆うように誘電体層7が形成され、この誘電体層7の表面を覆うように保護層8が形成されている。背面基板3は、背面ガラス板9上にデータ電極10が互いに平行に複数形成され、このデータ電極10を覆うように下地層11が形成されている。そして、この下地層11上にデータ電極10と平行に隔壁12が複数形成され、下地層11の表面と隔壁12の側面とに蛍光体層13が形成されている。さらに、前面基板2と背面基板3とに挟まれた放電空間14には、放電ガスが封入されている。

25 図 2 はパネル 1 の電極配列図である。列方向にm列のデータ電極  $10_1 \sim 10_m$  (図 1 のデータ電極  $10_1$  が配列され、行方向(列方向に直交する方向)に n 行の走査電極  $10_1 \sim 10_m$  の走査電極  $10_1 \sim 10_m$  が配列され、行方向(列方向に直交する方向)に  $10_1 \sim 10_m$  がで重極  $10_1 \sim 10_m$  をできる部  $10_1 \sim 10_m$  をが立体交差する部  $10_1 \sim 10_m$  をが立体交差する部

ŷ۴

分に放電セル18が形成され、この放電セル18は放電空間内に $m \times n$ 個形成されている。そして走査電極 5 はパネル周辺部に設けられた走査電極端子部 15 へ接続されている。同様に維持電極 6 は維持電極端子部 16 へ、データ電極 10 はデータ電極端子部 17 へ接続されている。

図3は本発明の実施の形態のエージング方法を用いたエージング装置の構成図 5 である。エージング装置は、パネル1に印加するエージング電圧を発生するエー ジング波形発生回路200と、エージング波形発生回路200のデータ電極用パ ルス電圧を出力するデータ電極用スイッチング素子(図3では省略)の出力端子 T1とデータ電極端子部17とを接続する第1のインダクタ(インダクタ301 および配線用のリード線401)と、エージング波形発生回路200の走査電極 10 用パルス電圧を出力する走査電極用スイッチング素子(図3では省略)の出力端 子T2と走査電極端子部15とを接続する第2のインダクタ(インダクタ302 および配線用のリード線402)と、エージング波形発生回路200の維持電極 用パルス電圧を出力する維持電極用スイッチング素子(図3では省略)の出力端 子T3と維持電極端子部16とを接続する第3のインダクタ(インダクタ303 15 および配線用のリード線403)とを備えている。すなわち、データ電極10に は第1のインダクタが接続され、走査電極5には第2のインダクタが接続され、 維持電極6には第3のインダクタが接続されており、各電極には、その電極に接 続された第1~第3のインダクタを介してエージング電圧が印加される。

20 上記のエージング波形発生回路200の各電極用スイッチング素子は、通常 I GBT (絶縁ゲート型バイポーラトランジスタ) やFET (電界効果型トランジスタ) などで構成される。また、インダクタ301,302,303はコイルやフェライトコア等により構成される。

本実施の形態においては、第2のインダクタのインダクタンス(第2のインダクタンスLsc)、すなわちインダクタ302とそれに直列に接続されたリード線402との合成インダクタンスが約1 μHとなるように設定した。第3のインダクタのインダクタンス(第3のインダクタンスLss)、すなわちインダクタ303とそれに直列に接続されたリード線403との合成インダクタンスも同様に約1μHとなるように設定した。一方、第1のインダクタのインダクタンス(第1

10

15

20

25

のインダクタンスLd)、すなわちインダクタ301とそれに直列に接続されたリード線401との合成インダクタンスは、第2のインダクタンスLscおよび第 3のインダクタンスLssのそれぞれの値より大きくなるように設定している。

本実施の形態においては第1のインダクタンスLdの値を第3のインダクタンスLssの約1.5倍となるように設定した。このとき、データ電極端子部17に印加するエージング電圧波形のリンギング周波数が走査電極端子部15に印加するエージング電圧波形のリンギング周波数とほぼ等しくなった。そして、データ電極端子部17および走査電極端子部15におけるリンギングの位相が等しくなるようにエージング波形発生回路200のエージング電圧波形を設計した。その結果、従来のエージング方法のおよそ1/3の時間でエージングを終了することが実験的に確認できた。

つぎに、本発明の実施の形態におけるエージング方法によってエージング時間 が短縮できる理由について説明する。図4は本発明の実施の形態のエージング方 法におけるエージング電圧波形図である。図4(a)、(b)、(c)はそれぞれエ ージング波形発生回路 2 0 0 の各電極用スイッチング素子の出力端子T 2、T 3、 T1における電圧波形Vsc、Vsu、Vdの一例を示している。このように、 走査電極5および維持電極6にはエージング電圧としてそれぞれ逆位相の矩形電 圧VscおよびVsuを印加し、データ電極10には矩形電圧Vdを印加する。 図4 (d)、(e)、(f) はこのときパネル1の走査電極端子部15、維持電極端 子部16およびデータ電極端子部17における電圧波形を示している。このよう に、エージング波形発生回路 2 0 0 の各電極用スイッチング素子の出力端子T 1、 T2、T3における電圧波形が矩形波であっても、パネル1の走査電極端子部1 5、維持電極端子部16およびデータ電極端子部17における電圧波形にはリン ギングが重畳され、その電圧波形はリンギング波形を有するものとなる。これは、 パネル1の持っている静電容量とインダクタ301、302、303およびリー ド線401、402、403の持っているインダクタンスとによってLC共振す るためである。そして、パネルの持つ静電容量やリード線401、402、40 3の持つインダクタンスを0にすることができないので、各電極端子部15、1 6、17における電圧波形にリンギングが重畳されることを避けることはできな

25

図4において、走査電極5と維持電極6との間に大きな電位差が発生するタイミング(1)では大きなエージング放電が発生する。ところがその後、タイミング(2)においてリンギングによる電圧の振り戻しが発生し、その大きさが走査電極5ー維持電極6間の放電を発生させない程度であっても、放電開始電圧の低い走査電極5ーデータ電極10間の放電が誘発される可能性がある。もし、この放電が発生すると、それにともなうプライミングの効果により走査電極5ー維持電極6間の放電開始電圧が実質的に低下し、走査電極5ー維持電極6間の放電が誘発されることになる。以下、この放電を消去放電と呼ぶ。

10 本発明者らはエージング放電にともなって発生する消去放電について検討した 結果、以下のことを明らかにした。消去放電は電力を消費するにもかかわらず低い印加電圧で発生する放電のためエージングの効果が小さく、かつ、放電セル内部の壁電荷を弱めるため、つづくエージング放電(タイミング(3)で発生する放電)を発生させるのに大きな電圧を必要とし、結果的にエージング効率を低下させる。さらに、消去放電の強さは放電セルの特性に大きく依存し、消去放電の起こりやすい放電セルのエージングが進み難く、すべての放電セルに対して十分なエージングを行うには、より長いエージング時間が必要になる。ここで、説明しなかったが、タイミング(3)で発生するエージング放電の後、タイミング(2)で発生する消去放電と同様にリンギングによる電圧の振り戻しによってタイミング(4)で消去放電が発生する。

そこで、走査電極5に印加されるエージング電圧波形にリンギングによる電圧の振り戻しが発生するタイミングにおいて、データ電極10にも周波数が等しく同位相のリンギングによる電圧の振り戻しを重畳することにより走査電極5ーデータ電極10間の電位差が小さくなり、その結果、消去放電を抑制することができることがわかった。図5は本発明の実施の形態のエージング方法におけるエージング電圧波形図の拡大図である。図5(a)のデータ電極端子部電圧1に示すように、データ電極端子部17におけるエージング電圧波形が有するリンギング波形の周波数(リンギング周波数)fscと等

10

しいことが最も望ましい。通常、AC面放電型PDPの場合、データ電極ー表示電極間の静電容量に対し、走査電極5ー維持電極6間の静電容量が大きい。そのため、図5(a)のように、走査電極端子部15におけるエージング電圧波形のリンギングと、データ電極端子部17におけるエージング電圧波形のリンギングを同期させるためには、上述のようにインダクタンスLdの値をインダクタンスLscより大きく設定しなければならない。

しかし、たとえば図5 (b) のデータ電極端子部電圧2に示すように、リンギング周波数 f dがリンギング周波数 f s c より低い場合であっても、データ電極端子部17に印加するための矩形電圧V d の印加タイミングを t 1だけ早めてピークのタイミングを合わすことにより消去放電を抑制する効果を得ることができる。また、図5 (c) のデータ電極端子部電圧3に示すように、リンギング周波数 f dがリンギング周波数 f s c より高い場合であっても、データ電極端子部17に印加するための矩形電圧V d の印加タイミングを t 2だけ遅らせることにより消去放電を抑制する効果を得ることができる。

ただし、リンギング周波数 f dがリンギング周波数 f s c の1/2以下の場合には、タイミング(1)とタイミング(2)とにおけるデータ電極端子部17の電位差はリンギングの振幅の1/2以下となり、リンギング波形を利用する意味が小さくなる。また、リンギング周波数 f dがリンギング周波数 f s c の2倍以上の場合には、データ電極端子部17の電圧はタイミング(1)とタイミング(2)20とのあいだで1周期以上のリンギングが含まれるので、データ電極端子部17に印加するための矩形電圧Vdの印加タイミングをどのように設定しても消去放電を抑制することができない。データ電極端子部17におけるリンギング波形のピークに至るまでの時間が走査電極端子部15におけるリンギング波形のピークに至るまでの時間に対し、1/2~2倍の範囲に入るようパネル1の特性に応じてインダクタンスLsc、LssおよびLdの値を調整する必要がある。

なお、本発明の実施の形態におけるエージング方法は、走査電極5が維持電極6に対して高電圧側になるタイミングにおける消去放電のみを抑制している。その理由は以下のとおりである。一般にAC面放電型PDPの駆動においては、維持電極6は維持放電のみに関与しているのに対し、走査電極5は維持放電に加え

10

15

20

25

て書きこみ時にも放電を発生するので、走査電極5についてはデータ電極10に 対向する電極面全面でエージングを進める必要がある。したがって、走査電極5、 維持電極6を同等にエージングするのではなく、走査電極5側のエージングを維 持電極6側よりも加速するとエージングを効率的に行うことができる。

そこで、走査電極5が維持電極6に対して高電圧側になるタイミングにおける 消去放電のみを抑制し、次の放電、すなわち走査電極5が維持電極6に対して低 電圧側になるときのエージング放電が強調できるようにする。それによって走査 電極5が低電圧側になるタイミングの放電においては、放電空間内を走査電極5 側に向かう正イオンに起因する走査電極5側のイオンスパッタが効率よく行われ、 走査電極5側のエージングが維持電極6側よりも加速される。

図6は、エージング実験に用いたエージング電圧波形を示す図である。走査電 極5および維持電極6に印加するエージング電圧波形は図4に示した電圧波形と 同じであり、走査電極用スイッチング素子の出力端子T2と走査電極端子部15 との間の第2のインダクタンスLsc、および維持電極用スイッチング素子の出 カ端子T3と維持電極端子部16との間の第3のインダクタンスLssはともに 約1 µHとなるように設定した。また、データ電極用スイッチング素子の出力端 子T1とデータ電極端子部17との間の第1のインダクタンスLdは、0.3 $\mu$ H、1.5 $\mu$ H、5 $\mu$ Hの3種類とした。図6(a)、(b)、(c)はそれぞれ第 1のインダクタンスLdを0.  $3\mu H$ 、1.  $5\mu H$ 、 $5\mu H$ としたときのデータ 電極端子部17におけるエージング電圧波形を示す。また、このときのデータ電 極端子部17におけるエージング電圧波形のリンギング周波数 f d と走査電極端 子部15におけるエージング電圧波形のリンギング周波数fscとの関係は、そ れぞれ、fd<1/2 fsc、fd=fsc、fd>2 fscである。Lscお よびLssに対するLdの好ましい範囲は、上述のようにパネルの電極間の静電 容量、つまり設計に依存するところがあり断定できないが、一般的なPDPの構 造では概ねLdの大きさはLscまたはLssの3倍までといえる。

ここで、各インダクタンスLsc、LssおよびLdの値は、LCRメータを使って、 $10kHz\sim500kHz$ 周波数範囲の同一周波数(本実施の形態では100kHzとした)で測定できる。測定時のLCRメータの測定周波数によっ

10

15

20

てLsc、LssおよびLdの値は変化するが、絶対値でなく各インダクタンスの相対値が本発明の要点であるため、例えばリンギング波形に含まれる周波数成分において同一条件で測定するのであれば問題ない。


図7は、本発明の実施の形態におけるエージング方法のエージング実験の結果を示す図であり、横軸はエージング時間、縦軸は走査電極5ー維持電極6間の放電開始電圧であり、放電開始電圧が所定の電圧まで低下した時点でエージングが終了する。このように、データ電極端子部17に図6(a)または図6(c)のエージング電圧波形を印加した場合には放電開始電圧が低下するまでに10時間程度のエージングを必要としたが、図6(b)のエージング電圧波形を印加した場合には従来のおよそ1/3のエージング時間で放電開始電圧が急速に低下して安定した。

上記実施の形態では、第1~第3のインダクタンスの調整に、コイルなどのインダクタ301,302,303を使用したが、インダクタ301,302,303を使用せず各リード線401,402,403の長さを調整して所望のLsc、LssおよびLdを得るようにしても良い。つまり、第1,第2,第3のインダクタをそれぞれリード線401,402,403で構成し、Ld>Lsc、Ld>Lssとする場合は、図3においてリード線402,403に比べてリード線401を長く設定すればよい。また、例えば第1のインダクタをインダクタ301とリード線401とで構成し、第2のインダクタをリード線402で構成し、第3のインダクタをリード線403で構成するなど、第1~第3のインダクタの構成は適宜選択して組み合わせることができる。なお、図3はあくまでも概念図であり、図3におけるリード線401,402,403の長さは、実際の長さの関係を示したものではない。

本発明によれば、エージング時間を大幅に短縮し、かつ電力効率の良いエージ 25 ング方法およびエージング装置を提供することができる。

## 産業上の利用可能性

本発明のエージング方法およびエージング装置は、エージング時間を大幅に短縮し、かつ電力効率の良いエージング方法およびエージング装置を提供すること



ができ、AC型PDPの製造工程におけるエージング方法およびエージング装置 等に有用である。

10

15


# 請求の範囲

- 1. データ電極を形成した基板と、この基板に対向配置され且つ前記データ電極に直交するように走査電極および維持電極を形成した基板とを有するプラズマディスプレイパネルのエージング方法において、前記走査電極、前記維持電極、前記データ電極のそれぞれに接続されたインダクタを介してエージング電圧を印加することによりエージングを行う際に、前記データ電極に印加されるエージング電圧波形が有するリンギング波形の周波数が、前記走査電極に印加されるエージング電圧波形が有するリンギング波形の周波数の1/2倍~2倍の間に設定されていることを特徴とするプラズマディスプレイパネルのエージング方法。
- 2. 前記データ電極に接続されたインダクタのインダクタンスは、前記走査電極に接続されたインダクタのインダクタンスよりも大きいことを特徴とする請求項1に記載のプラズマディスプレイパネルのエージング方法。
- 3. 前記データ電極または前記走査電極に接続されたインダクタは、対応する電極にエージング電圧を印加するためのリード線であることを特徴とする請求項1または請求項2に記載のプラズマディスプレイパネルのエージング方法。
- 20 4. 前記データ電極に接続されたインダクタは、コイルまたはフェライトコア を含むことを特徴とする請求項1または請求項2に記載のプラズマディスプレイ パネルのエージング方法。
- 5. データ電極を形成した基板と、この基板に対向配置され且つ前記データ電 極に直交するように走査電極および維持電極を形成した基板とを有するプラズマ ディスプレイパネルのエージング装置において、前記走査電極、前記維持電極、 前記データ電極のそれぞれに接続されたインダクタを介してエージング電圧を印 加することによりエージングを行う際に、前記データ電極に印加されるエージン グ電圧波形が有するリンギング波形の周波数が、前記走査電極に印加されるエー

ジング電圧波形が有するリンギング波形の周波数の1/2倍~2倍の間になるように、前記データ電極に接続されたインダクタのインダクタンスが設定されていることを特徴とするプラズマディスプレイパネルのエージング装置。

- 5 6. 前記データ電極に接続されたインダクタのインダクタンスは、前記走査電 極に接続されたインダクタのインダクタンスよりも大きいことを特徴とする請求 項5に記載のプラズマディスプレイパネルのエージング装置。
- 7. 前記データ電極または前記走査電極に接続されたインダクタは、対応する 10 電極にエージング電圧を印加するためのリード線であることを特徴とする請求項 5または請求項6に記載のプラズマディスプレイパネルのエージング装置。
- 8. 前記データ電極に接続されたインダクタは、コイルまたはフェライトコア を含むことを特徴とする請求項5または請求項6に記載のプラズマディスプレイ 15 パネルのエージング装置。

1/7 FIG. 1





<sup>2/7</sup> FIG. 2






FIG. 3




<sup>3/7</sup> FIG. 4



٠,٠

4/7 FIG. 5




5/7 FIG. 6


走查電極 端子部電圧

維持電極 端子部電圧

- (a)データ電極 (端子部) Ld=0.3<sub>μ</sub>H
- (b)データ電極 (端子部) Ld=1.5μH
- (c)データ電極 (端子部) Ld=5μH



<sup>6/7</sup> FIG. 7



7/7

# 図面の参照符号の一覧表

- 1 パネル
- 5 走査電極
- 6 維持電極
- 1 0データ電極2 0 0エージング波形発生回路
- 301, 302, 303 インダクタ
- 401, 402, 403 リード線



International application No.

PCT/JP2004/005284

			.001/000201				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H01J9/44							
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SEARCHED							
Minimum docum	entation searched (classification system followed by class	ssification symbols)					
Int.Cl'	H01J9/44, 11/00-17/64		ļ				
	·	•					
Desarra	sorahed other than minimum documentation to the outer	nt that such documents are included in the	e fields searched				
Titemo	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  Jitsuyo Shinan Koho 1922–1996 Toroku Jitsuyo Shinan Koho 1994–2004						
Kokai Ji	tsuyo Shinan Koho 1971-2004 Jit	tsuyo Shinan Toroku Koho	1996–2004				
Electronic data be	ase consulted during the international search (name of d	ata base and, where practicable, search to	erms used)				
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT		T				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.				
A	JP 9-251841 A (Fujitsu Ltd.),	,	1-8				
	22 September, 1997 (22.09.97) Full text; all drawings	•	{				
	full text; all drawings (Family: none)						
]		1 ) priling 1 11 1	1 0				
A .	JP 2002-197977 A (Kyoshin Der	nkı kabushıkı	1-8				
	Kaisha), 12 July, 2002 (12.07.02),						
[.	Full text; all drawings		1				
	(Family: none)						
A	JP 7-226162 A (Fujitsu Ltd.),		1-8				
	22 August, 1995 (22.08.95),		1				
]	Full text; all drawings		1				
	(Family: none)						
Further do	cuments are listed in the continuation of Box C.	See patent family annex.					
"A" document d	gories of cited documents: efining the general state of the art which is not considered icular relevance	"T" later document published after the in date and not in conflict with the appli the principle or theory underlying the	cation but cited to understand				
"E" earlier appli filing date	cation or patent but published on or after the international	"X" document of particular relevance; the considered novel or cannot be cons step when the document is taken alon	claimed invention cannot be idered to involve an inventive				
cited to esta	which may throw doubts on priority claim(s) or which is ablish the publication date of another citation or other	"V" document of particular relevance: the	claimed invention cannot be				
special reaso	on (as specified) eferring to an oral disclosure, use, exhibition or other means	considered to involve an inventive	e step when the document is hocuments, such combination				
"P" document p	ublished prior to the international filing date but later than	being obvious to a person skilled in the "&" document member of the same patent	he art				
the priority	date claimed	e goodingst monton of the same batch					
	al completion of the international search	Date of mailing of the international sea	arch report				
07 July, 2004 (07.07.04) 27 July, 2004 (27.07.04)			U/.U4)				
			·				
	ng address of the ISA/ se Patent Office	Authorized officer					
oapane:	CO LUCCITO OTITOS	m to the same					
Facsimile No.	Facsimile No. Telephone No. Form PCT/ISA/210 (second sheet) (January 2004)						
1 OHH E C 1/10/4/21	to (soonia strong realitary 2004)						

A.	発明の属する分野の分類	(国際特許分類	( I	P	C)	)
----	-------------	---------	-----	---	----	---

Int. Cl 7 H01J 9/44

# B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H01J 9/44, 11/00-17/64

# 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国登録実用新案公報

1994-2004年

日本国実用新案登録公報

1996-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連する	関連すると認められる文献					
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号				
Α	JP 9-251841 A (富士通株式会社) 1997.09.22,全文,全図 (ファミリーなし)	1-8				
A	JP 2002-197977 A (共進電機株式会社) 2002.07.12,全文,全図 (ファミリーなし)	1-8				
A	JP 7-226162 A (富士通株式会社) 1995.08.22,全文,全図 (ファミリーなし)	1-8				
,	·					

#### C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

#### \* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

# の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

07.07.2004

国際調査報告の発送日

27.07.2004

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP) 郵便番号100-8915 特許庁審査官(権限のある職員) 堀部 修平 2G 9215

電話番号 03-3581-1101 内線 3225

東京都千代田区霞が関三丁目4番3号